最近爆火的CoWoP（Chip?on?Wafer?on?Platform）封裝是什么

2025-08-14 10:12:10 61

一、什么是 CoWoP？

CoWoS（Chip?on?Wafer?on?Substrate）：傳統(tǒng)先進(jìn)的 2.5D 封裝，將硅芯片（Logic + HBM）并排貼在一個(gè)中介層（硅 Interposer）上，再焊接到封裝基板（Package Substrate），然后用 BGA 焊球連接到主板。

CoWoP 的核心思路就是把這個(gè)封裝基板去掉 —— CoWoP = CoWoS - 封裝基板。中介硅片 + 芯片直接安裝在增強(qiáng)型主板上，不再走傳統(tǒng)封裝那一層。

二、為什么這么做？CoWoP 有什么好處

省掉中間層，降低信號損耗
封裝基板那層走線、引線、接觸都會帶來寄生電阻、電容。去掉后，邏輯芯片對高帶寬連接（如 NVLink）更可靠、更遠(yuǎn)、更快。
熱性能更強(qiáng)
沒有封裝基板那塊厚材料，封裝熱膨脹系數(shù)配合更一致、熱堆棧更薄，散熱更直接、更好控溫，減少板變形（warpage）。
成本下降
去掉封裝底板和封裝蓋，少了材料、工藝、BGA焊球等制造步驟，潛在節(jié)約封裝成本，同時(shí)也減輕整體厚度、體積。

三、CoWoP 的關(guān)鍵技術(shù)要點(diǎn)

主板（Platform PCB）必須升級
PCB 上要具備過去由封裝 substrate 提供的高密度布線能力，包括*微線距、*信號/電源/地層布線能力。
中介層（Interposer）依然重要
包含 GPU 核心和 HBM 等小 die，放在高精度硅片 interposer 上，保持高帶寬連接能力。
可靠力學(xué)與熱匹配設(shè)計(jì)
硅 interposer、die 與 PCB 的熱膨脹系數(shù)（CTE）必須匹配，避免因熱循環(huán)導(dǎo)致 warpage 或失效。
信號電氣完整性管理
PCB 與 interposer 對高速信號（如 NVLink、HBM RDL）路徑需要嚴(yán)格控制阻抗、延遲、電容、電感分布。

四、NVIDIA 的 CoWoP 規(guī)劃與時(shí)間節(jié)點(diǎn)

自 2025 年 7 月 起，NVIDIA 在內(nèi)部進(jìn)行 GB100 的 CoWoP 機(jī)械樣板測試（含 Dummy GPU/HBM），尺寸約 110?mm × 110?mm。
2025 年 8 月 將進(jìn)行結(jié)構(gòu)、電氣、熱性能和 NVLink 帶寬驗(yàn)證。
2026 年 2 月 開啟 GR100 CoWoP 功能驗(yàn)證，接著在 2026 年 10 月 推出 GR150 助力并行 CoWoS 與 CoWoP 路線。

五、系統(tǒng)流程概覽（從傳統(tǒng)到 CoWoP）

階段	CoWoS 流程	CoWoP 流程
封裝結(jié)構(gòu)	Die → Interposer → Package Substrate → BGA → PCB	Die → Interposer → 直接貼裝到 PCB（平臺 PCB）
制造復(fù)雜度	多層焊接、BGA、substrate 工藝	PCB 信號層復(fù)雜化，封裝 substrate 去除
信號路徑	die→sub→BGA→PCB，中間寄生多	die→PCB 路徑短，直接布線更低寄生
熱管理	封裝基板熱阻仍存在	板子薄、無蓋封裝，熱阻更小，散熱更好
成本	封裝 substrate + 材料費(fèi)高	省掉 substrate，節(jié)省封裝成本

CoWoP 是在先進(jìn) AI 封裝中，去掉了封裝基板這一層，把 die + interposer 直接貼到平臺 PCB 上，借力 PCB 本身承接 substrate 功能，讓信號更快、熱阻更小、成本更低，但要求 PCB、設(shè)計(jì)和熱機(jī)械一體化的集成度非常高。

六、 CoWoP（Chip?on?Wafer?on?Platform） 對半導(dǎo)體產(chǎn)業(yè)鏈的影響：

1、封裝模式變革：需求遷移與供應(yīng)鏈重構(gòu)

從 CoWoS?S 向 CoWoS?L 或 CoWoP 的轉(zhuǎn)變，意味著對封裝基板層的大幅調(diào)整。NVIDIA 正逐漸減少 CoWoS?S 訂單，集中資源投入 CoWoS?L 與 CoWoP，以支撐 Blackwell 系列高性能 AI GPU 的發(fā)展。
TSMC 的 CoWoS 能力長期供不應(yīng)求，CoWoP 的推廣可能部分緩解這一瓶頸，特別是若 CoWoP 能有效替代部分 CoWoS-S 產(chǎn)能需求。
同時(shí)，NVIDIA 開始尋求與 UMC、Intel、Amkor、ASE 等合作伙伴合作，建立多元化的封裝供應(yīng)鏈，減輕對 TSMC 獨(dú)占 CoWoS 的依賴。

2、對封裝、PCB、PCB 材料與制造合作伙伴的挑戰(zhàn)

CoWoP 將封裝 substrate 功能遷移到平臺 PCB，這要求 PCB 廠商升級生產(chǎn)工藝：更細(xì)線距、高密度線路、多層電源地層、低熱膨脹系數(shù)材料等。
原先制作封裝 substrate 的企業(yè)，如 Amkor、ASE、SPIL，在 CoWoP 時(shí)代需調(diào)整定位，可能轉(zhuǎn)向更多 interposer 的測試與組裝環(huán)節(jié)，或擴(kuò)展業(yè)務(wù)至高精度 PCB 領(lǐng)域。

3、封裝供應(yīng)商與功耗相關(guān)鏈條的重新布局

傳統(tǒng) CoWoS substrate 供應(yīng)商業(yè)務(wù)可能減少，而 提供硅中介層（interposer）的廠商需求將持續(xù)增長。
HBM 高帶寬內(nèi)存供應(yīng)商（如 SK Hynix、Samsung）由于 CoWoP 依然使用 HBM，與封裝 interposer 集合，因此對 HBM 的依賴?yán)^續(xù)強(qiáng)化，市場需求和價(jià)格仍上漲趨勢明顯。

4、研發(fā)挑戰(zhàn)與聯(lián)盟協(xié)同升級

CoWoP 要求 PCB 與 interposer、die 一體設(shè)計(jì)，信號、電源、熱管理、機(jī)械力學(xué)需協(xié)同工程化實(shí)現(xiàn)。這推動 設(shè)計(jì)工具商、EDA、材料商、PCB 廠商共研新規(guī)范。
封裝技術(shù)更新加快，CoWoP 與 CoWoS?L、FOPLP（扇出面板級封裝）形成互補(bǔ)和競爭。這對封裝廠商提出更高要求，也創(chuàng)造新的合作空間。

5、產(chǎn)業(yè)鏈整體影響概覽

角色	CoWoP 帶來變化
GPU 芯片廠商（NVIDIA、AMD）	更低封裝成本、更高性能路徑、更多設(shè)計(jì)靈活性
TSMC / UMC	TSMC 繼續(xù)主導(dǎo)*封裝，UMC 擴(kuò)展 interposer 容量；供應(yīng)鏈多元化趨勢明顯
封裝廠商（Amkor、ASE、Intel Packaging）	需重新布局：從 substrate 向 PCB 貼裝、interposer 集成等方向轉(zhuǎn)型
PCB 廠商 / 材料商	迎來高精度 PCB 訂單，推動銅厚材質(zhì)、低 CTE 材料、微線距制造能力升級
HBM 供應(yīng)商	HBM 需求穩(wěn)定或上漲，成為供給鏈核心之一
整體行業(yè)生態(tài)	封裝、PCB、制造、測試、AI 芯片廠商協(xié)同加深，推動封裝與 PCB 設(shè)計(jì)流程融合

6、小結(jié)一句話

CoWoP 帶來的最核心影響是：將封裝 substrate 的功能重置到主板層，推動 PCB 制造商、設(shè)計(jì)工具、材料供應(yīng)商與傳統(tǒng)封裝廠商重新協(xié)作，重構(gòu) AI 封裝與供應(yīng)鏈生態(tài)。它不僅可能緩解 CoWoS 的產(chǎn)能瓶頸，還將推動封裝與板級供應(yīng)鏈邁向更高集成度和設(shè)計(jì)協(xié)同性時(shí)代。

免責(zé)聲明：本文采摘自“老虎說芯”，本文僅代表作者個(gè)人觀點(diǎn)，不代表薩科微及行業(yè)觀點(diǎn)，只為轉(zhuǎn)載與分享，支持保護(hù)知識產(chǎn)權(quán)，轉(zhuǎn)載請注明原出處及作者，如有侵權(quán)請聯(lián)系我們刪除。

上一篇：: 為什么英偉達(dá)芯片需要微通道冷卻技術(shù)

下一篇：: 為什么GPU芯片需要嵌入式液冷？

服務(wù)熱線

0755-83044319

北斗/GPS天線咨詢

板端座子咨詢

連接器咨詢

獲取產(chǎn)品資料

亚洲精品999,激情小说日日日bb,妻子闵柔和赵猛小说免费阅读,精品国产日韩一区二区三区,四虎国产精品永久入口微熟女,国产精品久久久久精品爆乳接种,日韩av黄色小说在线观看,岳胀耸的雪乳奶水,xxxxx68日本69xxxx

最近爆火的CoWoP（Chip?on?Wafer?on?Platform）封裝是什么

客服QQ2635709730

客服QQ
2635709730