SerDes簡(jiǎn)介
首先我們要了解什么是SerDes，SerDes的應(yīng)用場(chǎng)景又是什么呢？SerDes又有哪些常見(jiàn)的種類(lèi)？做過(guò)FPGA的小伙伴想必都知道串口，與并行傳輸技術(shù)相比，串行傳輸技術(shù)的引腳數(shù)量少、擴(kuò)展能力強(qiáng)、采 用點(diǎn)對(duì)點(diǎn)的連接方式，而且能提供比并行傳輸更高帶寬，而SerDes的主要作用就是把并行數(shù)據(jù)轉(zhuǎn)化成為串行數(shù)據(jù)，或者將串行數(shù)據(jù)轉(zhuǎn)化為并行數(shù)據(jù)的“器件。

SerDes的全稱(chēng)是SERializer（串行 器）/DESerializer(解串器)，這種主流的高速的時(shí)分多路復(fù)用（TDM）,點(diǎn)對(duì)點(diǎn)的串行通信技術(shù)可以充分利用通信的信道容量，提升通信速度，進(jìn)而大量的降低通信成本。目前，商用基于SerDes架構(gòu)的通信協(xié)議[敏感詞]可實(shí)現(xiàn)單通道56Gbps（好像已經(jīng)可達(dá)112Gbps）的速率，在未來(lái)高帶寬、低成本的應(yīng)用領(lǐng)域會(huì) 越來(lái)越廣泛。

實(shí)際上PCIE，JESD204B等復(fù)雜協(xié)議都是基于SerDes協(xié)議，常見(jiàn)的電SerDes就PCIE等協(xié)議來(lái)說(shuō)，更接近物理層，所以SerDes通常又被稱(chēng)之為物理層（PHY）器件。正是因?yàn)镾erDes的強(qiáng)電氣屬性，使得 Serdes具有以下優(yōu)點(diǎn)：
1.減少布線(xiàn)沖突（非獨(dú)立時(shí)鐘嵌入在數(shù)據(jù)流中，解決了限制數(shù)據(jù)傳輸速率的Signal時(shí)鐘的Jilter問(wèn) 題）；帶寬高 ；2.引腳數(shù)目少 ；3.抗噪聲、抗干擾能力強(qiáng)（差分傳輸）；4.降低開(kāi)關(guān)噪聲；5.擴(kuò)展能力強(qiáng)；6.更低的功耗和封裝成本；

根據(jù)SerDes的結(jié)構(gòu)的不同可以將其分為四類(lèi)：
并行時(shí)鐘SerDes：將并行寬總線(xiàn)串行化為多個(gè)差分信號(hào)對(duì)，傳送與數(shù)據(jù)并聯(lián)的時(shí)鐘。這些SerDes 比較便宜，在需要同時(shí)使用多個(gè)SerDes 的應(yīng)用中，可以通過(guò)電纜或背板有效地?cái)U(kuò)展寬總線(xiàn)；

8B/10B編碼SerDes（最常見(jiàn)的結(jié)構(gòu)）：將每個(gè)數(shù)據(jù)字節(jié)映射到10bit代碼，然后將其串行化為單一 信號(hào)對(duì)。10位代碼是這樣定義的：為接收器鐘恢復(fù)提供足夠的轉(zhuǎn)換，并且保證直流平衡（即發(fā)送相 等數(shù)量的‘1’和‘0’）。這些屬性使8B/10B編碼SerDes 能夠在有損耗的互連和光纖傳輸中以較少的信 號(hào)失真高速運(yùn)行；

嵌入式時(shí)鐘SerDes：將數(shù)據(jù)總線(xiàn)和時(shí)鐘串化為一個(gè)串行信號(hào)對(duì)。兩個(gè)時(shí)鐘位，一高一低，在每個(gè) 時(shí)鐘循環(huán)中內(nèi)嵌串行數(shù)據(jù)流，對(duì)每個(gè)串行化字的開(kāi)始和結(jié)束成幀，并且在串行流中建立定期的上升 邊沿。由于有效負(fù)載夾在嵌入式時(shí)鐘位之間，因此數(shù)據(jù)有效負(fù)載字寬度并不限定于字節(jié)的倍數(shù)；位交錯(cuò)SerDes：將多個(gè)輸入串行流中的位匯聚為更快的串行信號(hào)對(duì)。

SerDes支持非常多的的主流工業(yè)標(biāo)準(zhǔn)，比如Serial RapidIO ，F(xiàn)iberChannel（FC），PCI-Express （PCIE），Advanced Switching Interface，Serial ATA（SATA），1-Gb Ethernet，10-Gb Ethernet（XAUI），Infiniband 1X，4X，12X等。

SerDes結(jié)構(gòu)
實(shí)上在SerDes收發(fā)器內(nèi)部包括高速串并轉(zhuǎn)換電路、時(shí)鐘數(shù)據(jù)恢復(fù)電路、數(shù)據(jù)編解碼電路、時(shí)鐘糾 正和通道綁定電路，為各種高速串行數(shù)據(jù)傳輸協(xié)議提供了物理層（PHY）基礎(chǔ)。而主流的8B/10B編 碼SerDes則主要由物理介質(zhì)相關(guān)子層（ PMD）、物理媒介適配層（Physical Media Attachment，PMA）和物理編碼子層（ Physical Coding Sublayer，PCS ）所組成，且收發(fā)器的 TX發(fā)送端和RX接收端功能獨(dú)立。

SerDes收發(fā)器內(nèi)部的電路物理層結(jié)構(gòu)圖

各物理層的作用：
1.PCS層，負(fù)責(zé)數(shù)據(jù)流的編碼/解碼，是標(biāo)準(zhǔn)的可綜合CMOS數(shù)字邏輯，可以通過(guò)邏輯綜合實(shí)現(xiàn) 軟硬綜合實(shí)現(xiàn)。2.PMA層，是數(shù)?；旌螩ML/CMOS電路，負(fù)責(zé)負(fù)責(zé)串化/解串化，是理解SerDes區(qū)別于并行接 口的關(guān)鍵。3.PMD層，負(fù)責(zé)串行信號(hào)通信。

涉及模塊：
1.TXPLL：這個(gè)模塊主要使用具有1ps以下的抖動(dòng)的時(shí)鐘為參考，輸出數(shù)GHZ級(jí)的時(shí)鐘。2.RXCDR(時(shí)鐘恢復(fù)）：這個(gè)模塊是一個(gè)復(fù)雜的控制回路，作用是來(lái)追蹤傳入數(shù)據(jù)的平均相位， 并不管Path上的任何SI或失真，通常是通過(guò)復(fù)雜的相位旋轉(zhuǎn)器或CDR驅(qū)動(dòng)的鎖相環(huán)來(lái)完成的。3.TXdriver：這個(gè)模塊把序列化模塊轉(zhuǎn)化為差分信號(hào)。4.RX均衡器：此模塊用連續(xù)的時(shí)間均衡器以及DFE（裁決反饋均衡器）來(lái)均衡高速效應(yīng)，通常 需要一個(gè)自動(dòng)增益的電路來(lái)促進(jìn)均衡效果，RX均衡器通常以狀態(tài)機(jī)邏輯和軟件的形式來(lái)實(shí)現(xiàn) 自動(dòng)校準(zhǔn)。

轉(zhuǎn)化過(guò)程：
1.發(fā)送（TX）即并轉(zhuǎn)串 簡(jiǎn)單的來(lái)說(shuō)就是并行信號(hào)通過(guò)FiFO，傳遞給內(nèi)部的8b/10b編碼器、擾碼器，防止數(shù)據(jù)連0/1， 之后傳遞給串行器進(jìn)行轉(zhuǎn)化，經(jīng)過(guò)均衡器均衡后，由驅(qū)動(dòng)發(fā)出。
2.接收（RX）即串轉(zhuǎn)并 簡(jiǎn)單的來(lái)說(shuō)就是輸入的串行信號(hào)經(jīng)過(guò)線(xiàn)性均衡器均衡后，去除了高速時(shí)鐘的jilter后，CDR從數(shù) 據(jù)中恢復(fù)Caputure時(shí)鐘，并通過(guò)解串器轉(zhuǎn)為對(duì)齊的并行信號(hào)，由驅(qū)動(dòng)發(fā)出。

光SerDes解串器
目前光互連中電串行/反串行器(SerDes)的高功耗和速度提升障礙是光互連發(fā)展的阻礙，人們逐 漸把目光投向光SerDes的高速收發(fā)器。光SerDes解串器采用時(shí)間交錯(cuò)的多路復(fù)用技術(shù)來(lái)進(jìn)行并行 串行光信號(hào)的直接轉(zhuǎn)換，同時(shí)電SerDes的缺失極大地降低了數(shù)據(jù)傳輸通道中的功耗，以一個(gè)工作在 20個(gè)數(shù)據(jù)速率為2GHz的并行數(shù)字路徑和1個(gè)40GHz串行光通道之間的光SerDes收發(fā)器為例，其功 耗僅為13.5pJ/b左右，要遠(yuǎn)遠(yuǎn)低于同類(lèi)型電SerDes的靜態(tài)功耗。同時(shí)結(jié)合波分復(fù)用(WDM)、脈沖幅 度調(diào)制(PAM)、正交相移鍵控(QPSM)等多種光復(fù)用技術(shù)，可進(jìn)一步提高帶寬。

在數(shù)據(jù)中心、超級(jí)計(jì)算機(jī)和光纖接入網(wǎng)的數(shù)據(jù)通信中，對(duì)未來(lái)帶寬的需求不斷增長(zhǎng)，這促使傳 統(tǒng)的電子鏈路被光鏈路取代，用于片內(nèi)和片外通信。雖然光學(xué)技術(shù)在帶寬、損耗、串?dāng)_、電磁兼容 等方面具有優(yōu)勢(shì)，但由于光信號(hào)不能直接由處理器處理，需要將光信號(hào)轉(zhuǎn)換為電信號(hào)。傳統(tǒng)的光互 連通信解決方案是將并行電信號(hào)通過(guò)芯片內(nèi)部的串行器/反串行器(SerDes)轉(zhuǎn)換為高速串行電信號(hào)， 再通過(guò)芯片外部的光收發(fā)器轉(zhuǎn)換為光信號(hào)。由于SerDes電路的高功耗和鏈路比特率，光互連的發(fā)展 逐漸面臨瓶頸。收發(fā)器的大部分功率消耗在模擬電路，特別是SerDes上，而不是光學(xué)器件上。

以當(dāng)前28Gb/s系統(tǒng)為例，收發(fā)器的光電轉(zhuǎn)換(EO)和光電轉(zhuǎn)換(OE)功耗僅為7.2pJ/b。但是整個(gè) 鏈路的功率預(yù)算增長(zhǎng)到29.5pJ/b，其中22.3pJ/b(75.6%)是由SerDes電路貢獻(xiàn)的，這與OE-EO轉(zhuǎn)換 沒(méi)有直接關(guān)系。進(jìn)一步的帶寬擴(kuò)展受到嚴(yán)重限制，因?yàn)樾枰鈦?lái)恢復(fù)信號(hào)完整性，并在高速串行 鏈路的末端重新計(jì)時(shí)，即使是非常短的幾英寸距離。同時(shí)提高比特率和保持低功耗是不可持續(xù)的。因此，[敏感詞]是提高并行度來(lái)提高鏈路比特率。但是并行化程度的提高是由芯片的引腳數(shù)決定的，而 引腳數(shù)是由制造工藝、芯片尺寸、芯片頂層設(shè)計(jì)等決定的。

簡(jiǎn)單地說(shuō)，光SerDes就是利用時(shí)分復(fù)用技術(shù)將并行電信號(hào)加載到光載波上，獲得單波長(zhǎng)單通道 電平可能高于40Gb/s的串行光傳輸，同時(shí)完成光電和串并聯(lián)轉(zhuǎn)換。如圖3所示，傳統(tǒng)的電子SerDes 收發(fā)器需要兩級(jí)轉(zhuǎn)換，以高速串行電信號(hào)為介質(zhì)，將低速并行電信號(hào)轉(zhuǎn)換為高速串行光信號(hào)，而光 SerDes收發(fā)器實(shí)現(xiàn)了低速并行電信號(hào)與高速串行光信號(hào)的直接轉(zhuǎn)換，即比傳統(tǒng)的電SerDes多了一 級(jí)光電信號(hào)轉(zhuǎn)化。

兩種收發(fā)器的比較。(a)在傳統(tǒng)收發(fā)器中，以高速串行電信號(hào)為介質(zhì)，利用電子SerDes將并行 電信號(hào)轉(zhuǎn)換為高速串行光信號(hào)。(b)在所提出的收發(fā)器中，利用光SerDes將并行電信號(hào)直接轉(zhuǎn)換為 高速串行光信號(hào)。

SerDes主要包括以下幾個(gè)部分：
1、SerDes的前輩：LVDS SerDes，其中LVDS應(yīng)該是大家比較熟悉的，這里不會(huì)展開(kāi)，主要就是LVDS是1995年作為「ANSI/TIA/EIA-644」制定了標(biāo)準(zhǔn)規(guī)格的串行接口用物理層規(guī)格，為很多串行差分總線(xiàn)的發(fā)展奠定了基礎(chǔ)。

2、SerDes底層硬件包括早期的LVDS和現(xiàn)在CML：SerDes信號(hào)層采用的LVDS工作在155Mbps~1.25Gbps之間，而CML(電流模式信號(hào))在600Mbps和10+ Gbps。因此現(xiàn)在SerDes一般使用CML。但是LVDS和CML信號(hào)可以互通，但要有外接電阻做電平轉(zhuǎn)換。LVDS SerDes的基本原理理解串行總線(xiàn)高速、遠(yuǎn)距離、低雜音的特征.

針對(duì)LVDS、CML等差分技術(shù)會(huì)詳細(xì)的介紹；上面已經(jīng)詳細(xì)介紹了LVDS，在閱讀文檔時(shí)，還時(shí)?？吹紺ML、LVPECL，那么這些差分信號(hào)之間的差別是什么？

差分技術(shù)：LVDS、MLVDS、CML、LVPECL的區(qū)別與應(yīng)用場(chǎng)景平衡型差分傳輸Differential Transmission 是一種信號(hào)傳輸?shù)募夹g(shù)，區(qū)別于傳統(tǒng)的一根信號(hào)線(xiàn)一根地線(xiàn)的非平衡型單端Single End Transmission 做法，差分傳輸在這兩根線(xiàn)上都傳輸信號(hào)，這兩個(gè)信號(hào)的振幅相同，相位相反。在這兩根線(xiàn)上的傳輸?shù)男盘?hào)就是差分信號(hào)。信號(hào)接收端比較這兩個(gè)電壓的差值來(lái)判斷發(fā)送端發(fā)送的邏輯狀態(tài)。在電路板上，差分走線(xiàn)必須是等長(zhǎng)、等寬、緊密靠近、且在同一層面的兩根線(xiàn)。

差分信號(hào)示意圖

差分信號(hào)與傳統(tǒng)的一根信號(hào)線(xiàn)一根地線(xiàn)（即單端信號(hào)）走線(xiàn)的做法相比，其優(yōu)缺點(diǎn)分別是。
優(yōu)點(diǎn)：
1.抗干擾能力強(qiáng)。干擾噪聲一般會(huì)等值、同時(shí)的被加載到兩根信號(hào)線(xiàn)上，而接收端關(guān)心的只是兩信號(hào)的差值，所以外界的共模噪聲可以被完全抵消。
2.能有效抑制電磁干擾（EMI）。由于兩根線(xiàn)靠得很近且信號(hào)幅值相等，這兩根線(xiàn)與地線(xiàn)之間的耦合電磁場(chǎng)的幅值也相等，同時(shí)他們的信號(hào)極性相反，按右手螺旋定則，那他們的磁力線(xiàn)是互相抵消的。兩根線(xiàn)耦合的越緊密，互相抵消的磁力線(xiàn)就越多。泄放到外界的電磁能量越少。
3.時(shí)序定位準(zhǔn)確。差分信號(hào)的接收端是兩根線(xiàn)上的信號(hào)幅值之差發(fā)生正負(fù)跳變的點(diǎn)，作為判斷邏輯0/1跳變的點(diǎn)的。而普通單端信號(hào)以閾值電壓作為信號(hào)邏輯0/1的跳變點(diǎn)，受閾值電壓與信號(hào)幅值電壓之比的影響較大，不適合低幅度的信號(hào)。
4.發(fā)送端電流源始終導(dǎo)通，消除開(kāi)關(guān)噪聲帶來(lái)的尖峰（單端技術(shù)中所需要）和大電流晶體管不斷導(dǎo)通-關(guān)斷造成的電磁干擾EMI。

缺點(diǎn)：
若電路板的面積非常吃緊，單端信號(hào)可以只有一根信號(hào)線(xiàn)，地線(xiàn)走地平面，而差分信號(hào)一定要走兩根等長(zhǎng)、等寬、緊密靠近、且在同一層面的線(xiàn)。這樣的情況常常發(fā)生在芯片的管腳間距很小，以至于只能穿過(guò)一根走線(xiàn)的情況下。

幾種典型差分信號(hào)
為了實(shí)現(xiàn)高速數(shù)據(jù)傳輸，有多種差分技術(shù)可供選擇。這些差分技術(shù)都有差分信號(hào)幾個(gè)共同的優(yōu)點(diǎn)，但是在性能、功耗和應(yīng)用場(chǎng)景上有很大的區(qū)別。下圖列舉了最常用的幾種差分信號(hào)技術(shù)和它們的主要參數(shù)。

各種差分技術(shù)的工業(yè)標(biāo)準(zhǔn)

LVDS信號(hào)擺幅低，為350mv，對(duì)應(yīng)功耗很低，速率達(dá)到3.125Gbps。總的來(lái)說(shuō)，終接方法簡(jiǎn)單、功耗和噪聲低等優(yōu)點(diǎn)，使得LVDS成為幾十Mbps至3Gbps、甚至更高的應(yīng)用之[敏感詞]。

我們可以毫不夸張地說(shuō)--LVDS（Low voltage differential signaling）技術(shù)開(kāi)拓了串行接口的歷史。在1990年代中期，LVDS SerDes（串行轉(zhuǎn)換器/串行解串器）被使用于市場(chǎng)需求急速擴(kuò)大的筆記本電腦上，銷(xiāo)售數(shù)量急劇猛增。LVDS為筆記本電腦在世界上的普及起到了一定的作用，為液晶顯示器在市場(chǎng)上站穩(wěn)腳跟做出了很大的貢獻(xiàn)。

使用于筆記本電腦的LVDS SerDes在那之后，被集中用于電腦用芯片組和液晶時(shí)間控制器IC（TCON），以應(yīng)對(duì)UXGA和WUXGA之類(lèi)高分辨率液晶屏所需，被持續(xù)使用了15年以上。筆記本應(yīng)用上從2012年左右開(kāi)始慢慢被eDP（embedded DisplayPort）替換。但可以說(shuō)LVDS SerDes直到近期仍是支撐著筆記本電腦市場(chǎng)的存在。

但LVDS SerDes并不是連接液晶顯示屏和邏輯板的“專(zhuān)用”接口技術(shù)。分析一下這一技術(shù)的內(nèi)容就會(huì)一目了然--它是一種連接A點(diǎn)與B點(diǎn)的普通的串行接口技術(shù)。因此，他可以在各種不同的接口用途上適用。那么在哪些用途上如何使用才能更好地發(fā)揮出LVDS SerDes的性能呢？下面我們就來(lái)詳細(xì)說(shuō)明。

發(fā)揮高速的數(shù)據(jù)傳輸?shù)淖饔?br style="margin: 0px; padding: 0px; outline: 0px; max-width: 100%; box-sizing: border-box !important; overflow-wrap: break-word !important;"/>要靈活使用LVDS SerDes，首先需要理解物理層面的LVDS技術(shù)。

 
LVDS是1995年作為「ANSI/TIA/EIA-644」制定了標(biāo)準(zhǔn)規(guī)格的串行接口用物理層規(guī)格（圖1）。通過(guò)驅(qū)動(dòng)3.5mA的穩(wěn)定電流電源，可在100Ω終端時(shí)，以350mV這樣非常低振幅的差動(dòng)信號(hào)來(lái)高速傳送數(shù)據(jù)。其數(shù)據(jù)傳輸速度在規(guī)格內(nèi)限定[敏感詞]為655Mbit/秒。但這并不是極限值。通過(guò)各半導(dǎo)體廠(chǎng)商獨(dú)有的加工，可以完成3Gbit/秒左右的高速傳輸速度。

LVDS的差動(dòng)信號(hào)波形的具體示例請(qǐng)見(jiàn)圖2。

將2根差動(dòng)信號(hào)--正電極信號(hào)（A+）和負(fù)電極信號(hào)（B?），以1.2V的共同電壓（Voc）為中心，使2個(gè)信號(hào)間以350mV的電位差擺動(dòng)。然后，用探針測(cè)定示波器的差動(dòng)，會(huì)得到圖2這樣的信號(hào)波形。這就是兩個(gè)信號(hào)的振幅差（（A+）?（B?））。以差動(dòng)探針測(cè)定，就能得到振幅差的計(jì)算結(jié)果。但是這樣的信號(hào)波形并不是物理存在的。
圖3是LVDS接收器的共通電壓范圍。

如圖所示：LVDS接收器其可收信的共通電壓范圍很廣。送信（發(fā)送機(jī)）方以1.2V的共通電壓輸出后，收信（接收器）方的共通電壓只要在0.2～2.2V的范圍內(nèi)就能接收信號(hào)。
此外，LVDS SerDes是以低振幅的差動(dòng)信號(hào)來(lái)傳送數(shù)據(jù)，因此可以抑制多余的輻射雜音（EMI：Electro-Magnetic Interference）；防止EMI混入其他的回路中造成不良影響之類(lèi)的事態(tài)發(fā)生。這也是它多被使用在對(duì)雜音較敏感的電子設(shè)備上的理由之一。

也就是說(shuō)LVDS SerDes具備能高速和遠(yuǎn)距離地傳輸數(shù)據(jù)、對(duì)共通電壓耐性高，且多余輻射少等優(yōu)點(diǎn)。它最合適的用途就是用于需要這些優(yōu)點(diǎn)的電子設(shè)備上。比如復(fù)合機(jī)（MFP）。
 
LVDS SerDes在MFP中除了可以用于液晶顯示用接口以外；將掃描儀（圖像傳感器）取得的圖像數(shù)據(jù)傳送到實(shí)行圖像處理的主板上時(shí)也可使用。裝置內(nèi)其實(shí)有一定的距離（圖4）。使用LVDS SerDes的話(huà)，掃描儀與主板相距較遠(yuǎn)也沒(méi)問(wèn)題。雖然與所使用的配線(xiàn)的扭曲度和電力損失程度有一點(diǎn)關(guān)系，但僅用細(xì)小的配線(xiàn)傳輸數(shù)米之類(lèi)的完全不會(huì)成問(wèn)題。對(duì)于這類(lèi)需要機(jī)箱內(nèi)高速數(shù)據(jù)傳輸?shù)碾娮釉O(shè)備，LVDS SerDes可以被很好地應(yīng)用。

對(duì)配線(xiàn)扭曲和共通電壓耐性強(qiáng)
現(xiàn)在，LVDS SerDes有多種產(chǎn)品在銷(xiāo)售中。接下來(lái)將以THine Electronics的產(chǎn)品系列為例進(jìn)行詳細(xì)介紹。

圖5是LVDS SerDes的基本構(gòu)成。
 

輸入串行轉(zhuǎn)換器的信號(hào)數(shù)據(jù)為7bit×4根＝28bit。將這些數(shù)據(jù)轉(zhuǎn)換成串行的LVDS信號(hào)，傳輸?shù)酱薪獯魃?。同時(shí)另行傳送時(shí)鐘信號(hào)。串行解串器會(huì)通過(guò)傳送到的時(shí)鐘信號(hào)調(diào)整時(shí)間來(lái)接收信號(hào)，將7bit×4根的LVDS信號(hào)轉(zhuǎn)換成TTL/CMOS數(shù)據(jù)并輸出。THine Electronics提供的LVDS SerDes的特征可列舉為以下6點(diǎn)（表1）。

1、在工作電壓為3.3V的普通產(chǎn)品以外，可在串行轉(zhuǎn)換器上按照LVDS規(guī)格的同時(shí)提供1.8V的低工作電壓的產(chǎn)品。一般情況下電源電壓降低，LVDS規(guī)格中限定的1.2V的輸出共通電壓（Voc）就很難保持。在一些同行業(yè)的競(jìng)爭(zhēng)對(duì)手生產(chǎn)的低電壓產(chǎn)品中，Voc就常常會(huì)低于1.2V。但THine Electronics的「THC63LVDM87」和「THC63LVD827」可在達(dá)到1.8V的低工作電壓環(huán)境時(shí)，輸出共通電壓（Voc）在到達(dá)收信側(cè)的串行解串器時(shí)仍能維持最合適的1.2V。

2、產(chǎn)品涵蓋可應(yīng)對(duì)單連接和雙連接的各個(gè)系列。比如RGB各10bit的圖像信號(hào)傳送用單連接的串行轉(zhuǎn)換器「THC63LVD103D」和串行解串器「THC63LVD104C」，其雙連接版則為串行轉(zhuǎn)換器「THC63LVD1023B」和串行解串器「THC63LVD1024」。使用雙連接產(chǎn)品可以簡(jiǎn)單地使數(shù)據(jù)傳送帶寬放大。比如單連接產(chǎn)品最多只能對(duì)應(yīng)1080I；但使用雙連接產(chǎn)品可以對(duì)應(yīng)1080P。此外，我們還有RGB各8bit的雙連接產(chǎn)品，具體產(chǎn)品有串行轉(zhuǎn)換器「THC63LVD823B」和串行解串器「THC63LVD824A」等。這些產(chǎn)品可以應(yīng)用于基板間及機(jī)箱內(nèi)通路寬度較寬的數(shù)據(jù)通信用途上。

3、我們還有可以選擇使用脈沖上升沿或脈沖下降沿來(lái)控制取得數(shù)據(jù)的時(shí)間的產(chǎn)品。在液晶屏等用途上會(huì)用脈沖下降沿；但一般的數(shù)據(jù)傳輸時(shí)所使用的串行接口則會(huì)使用脈沖上升沿。我們的產(chǎn)品中產(chǎn)品型號(hào)上如LVDR這樣帶「R」的產(chǎn)品是對(duì)應(yīng)使用脈沖上升沿的；LVDF這樣帶「F」的產(chǎn)品則是對(duì)應(yīng)使用脈沖下降沿。「LVDM」和「LVD」的產(chǎn)品則可以同時(shí)對(duì)應(yīng)兩種方式；可以通過(guò)pin設(shè)定來(lái)決定使用哪一種。

4、我們還有RepeaterIC產(chǎn)品。型號(hào)是「THC63LVD1027」。使用RepeaterIC，可以在接收LVDS SerDes輸出的信號(hào)后，吸收通過(guò)配線(xiàn)時(shí)產(chǎn)生的扭曲及波動(dòng)，調(diào)整成電壓軸和時(shí)間軸都在理想狀態(tài)下的LVDS信號(hào)后再一次傳輸（圖6）。

這樣就可以使數(shù)據(jù)的傳輸距離（配線(xiàn)長(zhǎng)度）大幅度加長(zhǎng)。將其設(shè)置在傳送路徑的中部可使傳送距離（配線(xiàn)長(zhǎng)度）延伸2倍。此外，還能使至今仍很困難的1個(gè)頻的圖像信號(hào)輸入分配到2頻這樣一種LVDS SerDes的信號(hào)分配成為可能（圖7）。



5、可對(duì)應(yīng)的時(shí)鐘頻率范圍在8M～160MHz這一較大范圍。比如「THC63LVD103D」等產(chǎn)品就能對(duì)應(yīng)較大的時(shí)鐘頻率范圍。頻率范圍大就能適用于各種并串通路；也能提高設(shè)計(jì)的靈活性。

6、我們還有將LVDS的輸出控制在更低振幅的產(chǎn)品。如前所述：LVDS SerDes一般在3.5mA的電流電源與100Ω的終端阻力下使用。因此振幅也在350mV。使用LVDS低振幅型的RS（Reduce Swing），可使振幅降低到200mV。因此可以抑制EMI達(dá)到低耗電。

此外，我們還有適合搭載在攝像機(jī)模組等小型電子設(shè)備上的、實(shí)際面積為5mm×5mm及超小的49pin VFBGA封印產(chǎn)品；適用車(chē)載設(shè)備的則有工作溫度范圍在?40～＋105℃這樣廣的范圍下的產(chǎn)品；這些都是我們的特點(diǎn)。

綜上所述，THine Electronics有著眾多LVDS SerDes產(chǎn)品，可以對(duì)應(yīng)各種不同用途。但是，僅靠LVDS SerDes還不能滿(mǎn)足所有的串行接口需求。要對(duì)應(yīng)要求有４K的倍速和鮮艷的色彩、8K這樣的高分辨率信號(hào)以及高速的遠(yuǎn)距離傳輸?shù)挠猛揪捅容^困難。因此THine Electronics開(kāi)發(fā)出了更高速的串行接口技術(shù)。

關(guān)于HDMI 采用的TMDS過(guò)渡調(diào)制差分信號(hào)
過(guò)渡調(diào)制差分信號(hào)，也被稱(chēng)為最小化傳輸差分信號(hào)(TMDS:Transition Minimized Differential signal)，是指通過(guò)異或及異或非等邏輯算法將原始信號(hào)數(shù)據(jù)轉(zhuǎn)換成10位，前8位數(shù)據(jù)由原始信號(hào)經(jīng)運(yùn)算后獲得，第9位指示運(yùn)算的方式，第10位用來(lái)對(duì)應(yīng)直流平衡（DC-balanced，就是指在編碼過(guò)程中保證信道中直流偏移為零，電平轉(zhuǎn)化實(shí)現(xiàn)不同邏輯接口間的匹配），轉(zhuǎn)換后的數(shù)據(jù)以差分傳動(dòng)方式傳送。

過(guò)渡調(diào)制差分信號(hào)，也被稱(chēng)為最小化傳輸差分信號(hào)，是指通過(guò)異或及異或非等邏輯算法將原始信號(hào)數(shù)據(jù)轉(zhuǎn)換成10位，前8位數(shù)據(jù)由原始信號(hào)經(jīng)運(yùn)算后獲得，第9位指示運(yùn)算的方式，第10位用來(lái)對(duì)應(yīng)直流平衡（DC-balanced，就是指在編碼過(guò)程中保證信道中直流偏移為零，電平轉(zhuǎn)化實(shí)現(xiàn)不同邏輯接口間的匹配），轉(zhuǎn)換后的數(shù)據(jù)以差分傳動(dòng)方式傳送。這種算法使得被傳輸信號(hào)過(guò)渡過(guò)程的上沖和下沖減小，傳輸?shù)臄?shù)據(jù)趨于直流平衡，使信號(hào)對(duì)傳輸線(xiàn)的電磁干擾減少，提高信號(hào)傳輸?shù)乃俣群涂煽啃?/span>

在上世紀(jì)九十年代晚期，Silicon Image公司開(kāi)始采用面板連接、數(shù)字可視接口(DVI)和高清多媒體接口(HDMI)的形式向顯示行業(yè)推廣其所有權(quán)標(biāo)準(zhǔn)——最小化傳輸差分信號(hào)(TMDS:Transition Minimized Differential signal)。在該情況下，發(fā)射端混合了具有在銅導(dǎo)線(xiàn)上降低EMI特性的更高級(jí)編碼算法，從而使得接收端具有健壯的時(shí)鐘恢復(fù)性能。

8位/10位編碼是一個(gè)二階處理，它是將一個(gè)8位的輸入信號(hào)轉(zhuǎn)換成10位的編碼。和LVDS相似的是，它采用了差分信號(hào)來(lái)降低EMI及提高精確的信號(hào)傳輸速率。還和LVDS相似的是，它是一個(gè)串行的傳輸設(shè)計(jì)。

應(yīng)用: DVI技術(shù)已成功的應(yīng)用于PC領(lǐng)域，HDMI技術(shù)也成功的推向了消費(fèi)電子市場(chǎng)。但是，TMDS并沒(méi)有因此成為廣泛使用的面板接口標(biāo)準(zhǔn)。相反，沒(méi)有專(zhuān)利費(fèi)的LVDS已被普遍使用。此外，當(dāng)前的DVI版本并不能更新，而且具有物理上、功能上及成本上的局限。

目前HDMI高清線(xiàn)普遍采用的就是TMDS算法，HDMI把視頻信號(hào)分為R、G、B、H、V五種信號(hào)用TMDS技術(shù)編碼。TMDS把這三個(gè)通道傳輸R、G、B三原色，HV編碼在B信號(hào)通道里面?zhèn)鬏?，R、G的多余位置用來(lái)傳輸音頻信號(hào)。

HDMI 4:1 Mux & Repeater - ISL54100 (with CDR Regeneration)

免責(zé)聲明：本文采摘自“大印藍(lán)?？萍肌保疚膬H代表作者個(gè)人觀(guān)點(diǎn)，不代表薩科微及行業(yè)觀(guān)點(diǎn)，只為轉(zhuǎn)載與分享，支持保護(hù)知識(shí)產(chǎn)權(quán)，轉(zhuǎn)載請(qǐng)注明原出處及作者，如有侵權(quán)請(qǐng)聯(lián)系我們刪除。