近幾十年來，以新發(fā)展起來的第 3 代寬禁帶功率半導體材料碳化硅（SiC）為基礎(chǔ)的功率半導體器件，憑借其優(yōu)異的性能備受人們關(guān)注。SiC與第1代半導體材料硅（Si）、鍺（Ge）和第 2 代半導體材料砷化鎵（GaAs）、磷化鎵（GaP）、GaAsAl、GaAsP 等化合物相比，其禁帶寬度更寬，耐高溫特性更強，開關(guān)頻率更高，損耗更低，穩(wěn)定性更好，被廣泛應用于替代硅基材料或硅基材料難以適應的應用場合。（1）禁帶寬度更寬：SiC 的禁帶寬度比 Si高 3倍以上，使其能耐受的擊穿場強更高（臨界擊穿場強是Si基的 10倍以上），故器件能承受的峰值電壓更高、能輸出的功率更大。相同電壓等級下，SiC功率半導體器件的漂移區(qū)可以做得更薄，可使整體功率模塊的尺寸更小，極大地提高了整個功率模塊的功率密度。另外，導通電阻Ron與擊穿場強的三次方成反比例關(guān)系，耐擊穿場強的能力高，導通電阻小，減小了器件開關(guān)過程中的導通損耗，提升了功率模塊的效率。
（2）耐溫更高：可以廣泛地應用于溫度超過600 ℃的高溫工況下，而 Si 基器件在 600 ℃左右時，由于超過其耐熱能力而失去阻斷作用。碳化硅極大提高了功率器件的耐高溫特性。
（3）熱導率更高：SiC 器件的熱導率比 Si高 3 倍以上，高導熱率提升了器件和功率模塊的散熱能力，減低了對散熱系統(tǒng)的要求，有利于提高功率模塊的功率密度。
（4）載流子飽和速率更高：SiC 與 Si 相比，其載流子飽和速率要高 10 倍以上，而 SiC 器件的開關(guān)頻率是Si基IGBT的5~10倍，增強了器件的高頻能力。SiC 器件不僅導通電阻 Ron小，而且開關(guān)過程損耗也低，提升了功率模塊的高頻性能。
（5）臨界位移能力更高：不僅SiC的臨界位移能力比Si高2倍以上，而且SiC器件對輻射的穩(wěn)定性比Si 基高 10~100 倍，SiC 基器件具備更高的抗電磁沖擊和抗輻射破壞的能力。適合用于制作耐高溫抗輻射的大功率微波器件。
然而，現(xiàn)有的封裝技術(shù)大多都是沿用 Si基器件的類似封裝，要充分發(fā)揮碳化硅的以上性能還有諸多關(guān)鍵問題亟待解決。
由于 SiC器件的高頻特性，結(jié)電容小，柵極電荷低，開關(guān)速度快，開關(guān)過程中的電壓和電流的變化率極大，寄生電感在極大的 di/dt 下，極易產(chǎn)生電壓過沖和振蕩現(xiàn)象，造成器件電壓應力、損耗的增加和電磁干擾問題。
關(guān)于在高溫、嚴寒等[敏感詞]條件下可靠性急劇下降等問題，急需尋求適應不同工況的連接材料和封裝工藝，加入三代半交流群，加VX：tuoke08，滿足不同封裝形式的熱特性要求。
針對模塊內(nèi)部互擾、多面散熱、大容量串并聯(lián)、制造成本和難度等問題，適當減少熱界面層數(shù)，縮減模塊體積，提升功率密度和多功能集成是未來的趨勢。
采用先進散熱技術(shù)、加壓燒結(jié)工藝，設(shè)計功率半導體芯片一體化，優(yōu)化多芯片布局等方式，起著一定的關(guān)鍵作用。
針對上述問題，國內(nèi)外專家及其團隊研發(fā)不同封裝技術(shù)，用于提升模塊性能，降低雜散參數(shù)，增強高溫可靠性。
美國 Wolfspeed 公司研發(fā)出結(jié)溫超過 225 ℃的高溫 SiC 功率模塊，并將功率模塊的寄生電感降低到5 nH。美國GE公司的全球研究中心設(shè)計了一種疊層母線結(jié)構(gòu)，構(gòu)造與模塊重疊并聯(lián)的傳導路徑，使回路電感降至4. 5 nH。德國賽米控公司采用納米銀燒結(jié)和 SKiN 布線技術(shù)，研發(fā)出 SiC 功率模塊的高溫、低感封裝方法。德國英飛凌公司采用壓接連 接 技 術(shù) ，研 制 出 高 壓 SiC 功 率 模 塊。德 國Fraunholfer 研究所采用 3D 集成技術(shù)研制出高溫（200 ℃）、低感（≤1 nH）SiC 功率模塊。瑞士 ABB公司采用 3D 封裝布局，研制出大功率低感 SiC 功率模塊。瑞士 ETH 采用緊湊化設(shè)計，優(yōu)化功率回路，研制出寄生電感≤1 nH 的低電感 SiC 功率模塊。日本尼桑公司基于雙層直接敷銅板（direct bonded copper，DBC）封裝，研制出低感 SiC 功率模塊，應用于車用電機控制器。
上述碳化硅的優(yōu)良特性，只有通過模塊封裝布局的可靠性設(shè)計、封裝材料的選型、參數(shù)的優(yōu)化、信號的高效和封裝工藝的改善，才能得以充分發(fā)揮。
本文中重點聚焦典型封裝結(jié)構(gòu)下，低雜散參數(shù)、雙面散熱模塊下緩沖層的影響和功率模塊失效機理等關(guān)鍵技術(shù)內(nèi)容的梳理總結(jié)，最后展望了未來加壓燒結(jié)封裝技術(shù)和材料的發(fā)展。
隨著新興戰(zhàn)略產(chǎn)業(yè)的發(fā)展對第 3代寬禁帶功率半導體碳化硅材料和芯片的應用需求，國內(nèi)外模塊封裝技術(shù)也得到迅速發(fā)展，追求低雜散參數(shù)、小尺寸的封裝技術(shù)成為封裝的密切關(guān)注點，國內(nèi)外科研團隊和半導體產(chǎn)業(yè)設(shè)計了結(jié)構(gòu)各異的高性能功率模塊，提升了SiC基控制器的性能。
（1）傳統(tǒng)封裝：Wolfspeed、Rohm 和 Semikron 等制造商大多延用傳統(tǒng)Si基封裝方式，功率等級較低，含有金屬鍵合線，雜散電感較大。
（2）DBC+PCB 混合封裝：Cha 等和 Seal 等把 DBC和 PCB板進行整合，通過鍵合線連接芯片和PCB板，研創(chuàng)出DBC+PCB混合封裝。實現(xiàn)了直接在PCB 層間控制換流回路，縮減換流路徑來減小寄生電感。
（3）SKiN 封裝：德國 Semikron 公司采用納米銀燒結(jié)和SKiN布線技術(shù)，采用柔性 PCB板取代鍵合線實現(xiàn)芯片的上下表面電氣連接，模塊內(nèi)部回路寄生電感僅為1. 5 nH。
（4）平面互連封裝：通過消除金屬鍵合線，將電流回路從 DBC 板平面布局拓展到芯片上下平面的層間布局，顯著減小了回路面積，降低了雜散電感參數(shù)，如 Silicon Power 公司采用端子直連（DLB）、IR的Cu-Clip IGBT和Siemens的SiPLIT技術(shù)等。
（5）雙面焊接（燒結(jié)）封裝：在功率芯片兩側(cè)焊接 DBC 散熱基板，為芯片上下表面提供散熱通道；或者使用銀燒結(jié)技術(shù)將芯片一面焊接 DBC，另一面連接鋁片。雙面散熱既能優(yōu)化基板邊緣場強，還能夠降低電磁干擾（EMI），減小橋臂中點的對地寄生電容，使其具有損耗低、熱性能好、制造成本低等優(yōu)點。橡樹嶺實驗室、中車時代電氣、天津大學和CPES等可以將寄生電感降低至5 nH。同時，銅燒結(jié)作為一種更低成本的芯片連接方案更被視為是未來幾年的研究熱點。目前雙面散熱技術(shù)主要應用在新能源電動車內(nèi)部模塊。
（6）壓接封裝：壓接型器件各層組件界面間依靠壓力接觸實現(xiàn)電熱傳導，分為凸臺式和彈簧式兩類。與焊接型器件相比，壓接封裝結(jié)構(gòu)模塊具有高功率密度、雙面散熱、低通態(tài)損耗、抗沖擊能力強、耐失效短路和易于串聯(lián)等優(yōu)點，而且采用數(shù)量較少的壓接型模塊便可滿足換流時電壓等級和容量需求，但由于密封等要求多采用 LTCC 陶瓷設(shè)計，成本較高，且壓接封裝結(jié)構(gòu)復雜，目前只用于高壓模塊的制造，具有一定的應用市場。但離汽車領(lǐng)域的實際應用尚有一定的差距。
（7）三維（3D）封裝：Tokuyama等和Herbsommer等將SiC模塊的上橋臂直接疊加在下橋臂上，由于SiC 模塊的結(jié)構(gòu)是垂直型的，可以大幅縮短換流回路的物理長度，以進一步減少與 di/dt 相關(guān)的問題。
目前該封裝技術(shù)[敏感詞]的優(yōu)勢是可以將模塊寄生電感降至 1 nH 以下。還有將電壓波動[敏感詞]的端子放置在三維夾心結(jié)構(gòu)的中間，使端子與散熱器之間的寄 生 電 容 急 劇 降 低，進 而 抑 制 了 電 磁 干 擾噪聲。
功率模塊的典型封裝結(jié)構(gòu)剖面圖如圖1所示。
目前，引線鍵合分為線材和帶材兩類，根據(jù)金屬特性不同，主要有 Al、Cu和 Au。鋁線是最基本的鍵合方式，鋁帶通流能力更強，強度更高，Au由于其成本較高，應用相對較少，銅帶是未來的趨勢。其中柔性箔、鋁涂層銅線和頂部DBC-銅夾技術(shù)也具有一定的應用市場。
對于金屬引線鍵合式模塊的 3 維封裝結(jié)構(gòu)，通過降維處理，可以極大簡化功率模塊結(jié)構(gòu)的仿真時間，將三維立體結(jié)構(gòu)轉(zhuǎn)換為2D平面結(jié)構(gòu)的研究為整體功率模塊的研究應用奠定了基礎(chǔ)，如圖2所示。
本文中采用 ANSYS Q3D 仿真軟件進行模型寄生參數(shù)提取，以單條金屬鍵合線的長度l和直徑d作為待優(yōu)化參數(shù)，仿真分析l和d對寄生電感的影響特性，如圖3所示。
各層的厚度 h1-h7和邊距 a1-a3為優(yōu)化參數(shù)，其中，a3是DBC結(jié)構(gòu)上層銅距離陶瓷層邊沿的距離，因為絕緣性能、DBC小坑和阻焊等工藝的需求，a3普遍等于1 mm。傳統(tǒng)典型2維封裝結(jié)構(gòu)模塊各層寬度w和厚度h的具體尺寸如表1所示。對于金屬引線鍵合式焊接的封裝結(jié)構(gòu)，寄生電感主要來自于鍵合線，其寄生電感可近似表示為
式中：l為鍵合線長度，l= w1/2+a1；μ0 = 4 ×10-7，是真空磁導率；d為鋁鍵合線的直徑。
參照文獻［30］對鍵合線進行仿真，結(jié)果如圖 4所示。經(jīng)驗證與式（1）的數(shù)據(jù)擬合結(jié)果基本一致。
曾正等的研究表明，芯片功率回路的寄生電容主要由DBC陶瓷層的寄生電容決定，可表示為
式中：ε0 = 8.85 × 10-12F/m，表示真空介電常數(shù)；εr =9，表示 Al2O3陶瓷相對介電常數(shù)，對于陶瓷 AIN和陶瓷Si3N4，相對介電常數(shù)分別等于8. 8和6. 7。
寄生參數(shù)分布仿真結(jié)果如圖 5 所示，經(jīng)驗證與式（1）和式（2）的數(shù)據(jù)擬合結(jié)果基本一致。
由圖 4 和圖 5 還可明顯看出各個關(guān)鍵變量對寄生參數(shù)的影響規(guī)律。鍵合線長度越短、直徑越大，寄生電感越小，其中鍵合線長度對寄生電感影響更顯著；陶瓷層越厚、面積越小，寄生電容越小，其中陶瓷層厚度對寄生電容影響更顯著。
降低開關(guān)器件換流回路中電流流通路徑所通過的面積，可以減小雜散電感，將上半橋 SiC MOSFET的續(xù)流二極管和下半橋的 SiC MOSFET 進行位置互換，減小換流路徑的導通面積，可降低雜散電感，如圖6所示，其仿真結(jié)果如圖7所示。
將功率模塊的封裝模型導入雜散參數(shù)提取軟件ANSYS. Q3D，依次采取網(wǎng)絡(luò)剖分、工況定義的步驟，設(shè)置激勵源（Source）和接地（Sink），并且分別把激勵源添加到功率模塊端子的表面，注意激勵源可以設(shè)置多個，但是接地只能一個，圖 8 是 SiC 模型的網(wǎng)格剖分圖。
牛利剛等研究表明，利用ANSYS. Q3D提取半橋功率模塊的寄生電感為20. 6 nH，實際檢測結(jié)果是21. 23 nH，相差為 0. 63 nH，即相對誤差為 3%，證明了疊層功率模塊雜散電感的仿真提取方法的準確性。
金屬鍵合線的寄生電感越小，寄生振蕩越輕微，開關(guān)關(guān)斷過程中的電壓沖擊越小，開關(guān)速率越高，開關(guān)損耗越?。慌c此同時，鍵合線的寄生電容也應盡可能小，以抑制電磁干擾的影響。
Lσ 和 Cσ 共同決定電磁干擾（EMI）噪聲的轉(zhuǎn)折頻率fr：
雙面散熱的功率模塊封裝結(jié)構(gòu)可以通過取消金屬鍵合線，增加緩沖層并對緩沖層的形狀、材料、尺寸的優(yōu)化，可減小雜散電感，增加散熱途徑，降低功率模塊中芯片所承受的長時間高溫危害，提高模塊的使用壽命。
根據(jù)雙面散熱結(jié)構(gòu)緩沖層的數(shù)量，分為無緩沖層、單層緩沖層、雙緩沖層 3種，如圖 9所示，其中無緩沖層和雙層緩沖層均為對稱結(jié)構(gòu)。緩沖層可有不同形式，其中有的采用金屬墊塊。文獻［33］中研究了芯片發(fā)熱狀態(tài)下3種模塊所受[敏感詞]結(jié)溫和金屬墊塊結(jié)構(gòu)所承受的熱應力分布情況。
楊寧等的研究發(fā)現(xiàn)，不同金屬構(gòu)造的各部分熱應力值如表 2所示，而對應的仿真云圖如圖 10所示。其中單層金屬緩沖層因結(jié)構(gòu)的不對稱性，對其上下應力層需要單獨分析。
從仿真云圖中不難看出：無金屬墊塊緩沖層的雙面散熱結(jié)構(gòu)的[敏感詞]等效熱應力為 99 MPa；單層金屬墊塊緩沖層的雙面散熱結(jié)構(gòu)的上基板[敏感詞]等效熱應力是109MPa，下基板[敏感詞]等效熱應力是70 MPa，上下基板的[敏感詞]等效應力結(jié)果相差較大，主要與芯片和金屬層的熱膨脹系數(shù)、溫度差異有關(guān)；雙金屬層墊塊緩沖層的[敏感詞]等效熱應力為81 MPa。
陸國權(quán)等研究表明，隨著鉬塊厚度的增加，應力 緩 沖 效 果 明 顯 ，應 變 減 小 。雙 面 互 連 的 SiCMOSFET芯片[敏感詞]von Mises應力和納米銀互連層的[敏感詞]塑性應變均減小。同時，在緩沖層和上基板間燒結(jié)銀互連層中增加 1 mm 銀墊片可進一步降低雙面互連結(jié)構(gòu)的芯片應力和互連層應變，提高雙面散熱SiC模塊的熱機械可靠性。
與方形緩沖層對比，圓柱形緩沖層可有效消除芯片和納米銀互連層應力集中效應，大幅降低 SiC芯片所承受的[敏感詞] von Mises 應力和燒結(jié)銀互連層的[敏感詞]塑性應變。采用圓柱形緩沖層時，納米銀層塑性應變比采用方形緩沖層時的納米銀層的塑性應變值減少了47. 5%。這主要是因為圓柱形緩沖層邊緣過渡圓潤，應力分布更均勻，而方形緩沖層的邊緣或尖角易造成芯片和燒結(jié)銀互連層出現(xiàn)應力集中，造成局部熱應力劇增。
雙面散熱引線鍵合式功率模塊如圖 11 所示。Nakatsu等研究表明，雙面散熱功率模塊的熱阻值比引線鍵合功率模塊約小50%；另外，它還具有優(yōu)異的電學性能。
Liang等研究表明，雙面散熱功率模塊的開關(guān)損耗降低到商業(yè)功率模塊的 10%，由于鍵合引線會使寄生參數(shù)數(shù)值較大，所以無鍵合線模塊，寄生參數(shù)數(shù)值大幅減小，SiC 芯片的耐高溫、高頻特性優(yōu)勢得到極大發(fā)揮。
模塊封裝中的材料都具有一定的臨界熱應力點，超過這一數(shù)值，就會出現(xiàn)斷裂失效的危險。SiC功率模塊的襯底尺寸主要取決于芯片的面積大小，絕緣襯底常規(guī)厚度在0. 03 mm，翹曲率在3 mil/in，陶瓷材料用作絕緣襯底采用直接覆銅技術(shù)。金屬層邊緣采用臺階狀可有效減小應力，臺階高度應為銅層的一半。
基板主要趨勢是使用高性能材料，減少層數(shù)和界面的數(shù)量，同時保持電、熱和機械特性。絕緣金屬基板（IMS）和IMB基板僅用于中低功率模塊，如EV/HEV等。主流材料正逐漸從直接覆銅（DBC）轉(zhuǎn)向活性金屬釬焊（AMB），并采用高性能基材。雙面冷卻結(jié)構(gòu)將促進在模塊的頂部使用第2個陶瓷基板/引線框架。
直接冷卻的基板，如銷鰭基板，減少熱界面的數(shù)量，避免使用熱界面材料（TIM）?；搴屠鋮s系統(tǒng)的集成以及冷卻模塊設(shè)計的部署和減少熱接口數(shù)量將是一個強大的趨勢，為未來幾年提供新的解決方案。封裝技術(shù)還需要具備高溫可靠性的陶瓷基板和金屬底板等相應套件。
目前能適應碳化硅設(shè)備更高運行溫度的硅膠和環(huán)氧材料正在研發(fā)中。為了實現(xiàn)復雜和緊湊的模塊設(shè)計，在包括EV/HEV等許多應用中，硅膠由于其低廉的價格，使用范圍更廣泛。環(huán)氧樹脂材料的應用，仍受到高溫下可靠性的限制
功率模塊的失效機理主要集中在電氣、溫度、材料、化學等各個方面，如圖12所示。
功率模塊常見的損壞有過流損壞、過熱損壞和過壓損壞等，過流損壞為流經(jīng)功率模塊的電流超過耐流值，過流沖擊導致芯片發(fā)熱嚴重，超過結(jié)溫耐溫值，從而損壞芯片。過壓損壞為加在SiC MOSFET的漏極（G）和源極（S）間電壓 UGS大于耐壓值，使得器件極間擊穿損壞。
保障功率模塊的安全運行，不僅要考慮功率模塊電流電壓的可承受范圍，還須考慮驅(qū)動信號添加后，避免導通電路出現(xiàn)短路問題和上下橋臂直通等故障。因此，可以通過增加檢測保護電路和對控制程序進行優(yōu)化來保障功率模塊的安全運行。
各種原因?qū)е碌墓β誓K的真實失效現(xiàn)象如圖13~圖19所示。其中功率模塊里的續(xù)流二極管發(fā)生短路和集電極-發(fā)射極擊穿燒斷等是常見的失效現(xiàn)象。
對功率模塊通過均勻涂抹導熱硅脂作為熱界面材料（TIM）已經(jīng)不能滿足要求，采用金屬燒結(jié)等方法是下一步的研究方向，另外增加散熱器、風扇和溫度傳感器等可有效防止過熱問題。增加電流互感器檢測器件與 RC 緩沖電路和對程序驅(qū)動算法進行優(yōu)化等措施可有效解決過流問題。通過母線電壓采集，進行對比保護等可有效解決過壓問題。
基于焊接與引線鍵合的傳統(tǒng)材料工藝存在熔點低、高溫蠕變失效、引線纏繞、寄生參數(shù)等無法解決的問題，新型互連材料正從焊接向壓接、燒結(jié)技術(shù)發(fā)展。
與焊接式功率模塊相比，壓接式模塊的優(yōu)勢具體有以下幾點。
（1）焊接通過引線連接芯片和 PCB 板，在多次功率循環(huán)后容易老化脫落，造成模塊失效。而且，焊接層空洞增加熱阻，降低可靠性。壓接借助壓力將芯片壓在基板上，電流從銅板直接流過，提高可靠性。
（2）傳統(tǒng)焊接式多為單面散熱，而壓接式多為雙面散熱，可提升散熱性能，有利于器件性能的充分發(fā)揮。
（3）鍵合線和焊接層引入雜散參數(shù)，高頻特性下，電壓和電流易產(chǎn)生較大波動，影響芯片串聯(lián)特性。
考慮到納米銀焊膏具有高導電率、高導熱性和優(yōu)良的延展性，且熔點顯著高于傳統(tǒng)焊料，相關(guān)科研團隊利用納米銀焊膏將芯片和集電極鉬層燒結(jié)在一起，成功開發(fā)出銀燒結(jié)壓接封裝器件，顯示出其在壓接型功率模塊的封裝應用中具有一定優(yōu)勢。
銀燒結(jié)封裝可以降低壓接型器件的導通電壓和通態(tài)損耗，減緩芯片與發(fā)射極鉬層間的接觸磨損，提升器件使用壽命。
目前燒結(jié)封裝技術(shù)在發(fā)展中仍然存在著不能忽略的問題，同時也提出如下一些可行性方案。
（1）由于銀和 SiC 芯片背面材料熱膨脹系數(shù)不同引起的問題，可通過添加金屬緩沖層來改善互連性能，但會增加功率模塊封裝工藝的復雜性和成本。采用滿足性能指標和可靠性的燒結(jié)層代替緩沖層，成為研發(fā)的可行性方案。
（2）銀層的電遷移現(xiàn)象，不利于功率電子器件長期可靠應用。銅燒結(jié)既能滿足減少電遷移現(xiàn)象，又能夠降低成本，使其成為高溫模具連接材料的一種很有前途的替代品。
（3）優(yōu)化燒結(jié)工業(yè)，創(chuàng)新燒結(jié)方案，縮減預熱、燒結(jié)時長，提升生產(chǎn)效率；流水線工作，提升可制造性和生產(chǎn)設(shè)計的靈活性。
（4）與無壓燒結(jié)相比，低壓燒結(jié)可靠度和散熱性能較好。雖然部分廠商已解決壓力問題，但是燒結(jié)過程中的致密性、連接層的溫控和極限環(huán)境中性能退化問題還尚待解決。
上述問題的解決需要產(chǎn)業(yè)鏈上下游的聯(lián)動協(xié)調(diào)攻關(guān)，部分問題隨著技術(shù)進步將逐步得到解決。盡管當前模塊封裝幾乎全是以連線鍵合方式為主，預計未來3~5年銀燒結(jié)封裝技術(shù)會是功率模塊互連的主流技術(shù)。由于銀離子遷移對互聯(lián)結(jié)構(gòu)有負面影響，加之成本和熱應力適配需求，與銀燒結(jié)技術(shù)類似的瞬時液相燒結(jié)（TLPS）、銀銅燒結(jié)、銅燒結(jié)技術(shù)和相應的焊漿材料也在快速發(fā)展，部分技術(shù)瓶頸有望在近幾年突破。芯片貼裝、基板連接、模塊與散熱器的連接等都是燒結(jié)技術(shù)潛在的應用范圍。
本文重點分析和綜述了碳化硅功率模塊封裝中的 4 個關(guān)鍵問題：（1）總結(jié)歸納了結(jié)構(gòu)各異的低雜散參數(shù)模塊封裝形式，列舉闡述各模塊性能優(yōu)勢；（2）聚焦典型封裝結(jié)構(gòu)下，分析概括鍵合式功率模塊的金屬鍵合線長度、寬度和并聯(lián)根數(shù)對寄生電感影響，直接覆銅（DBC）陶瓷基板中陶瓷層的面積、高度對寄生電容的影響，以及采用疊層換流技術(shù)優(yōu)化寄生參數(shù)等成果；（3）在封裝模塊散熱方面，綜述了雙面散熱結(jié)構(gòu)的緩沖層厚度和形狀對散熱和應力形變的影響；（4）匯總了功率模塊常見失效圖譜和解決措施，為模塊的安全使用提供參考。最后探討了先進燒結(jié)銀技術(shù)的需求和關(guān)鍵問題，并展望了燒結(jié)封裝技術(shù)和材料發(fā)展方向。
來源：汽車工程 2022 年（第 44 卷）第 4 期
作者：蔡 蔚、楊茂通（哈爾濱理工大學電氣與電子工程學院）、劉 洋（哈爾濱理工大學材料學院）、李道會（上海蔚來汽車有限公司）
（以上文章系轉(zhuǎn)載，并不代表半導體在線的觀點，如有涉及版權(quán)等問題，請聯(lián)系我們以便處理）
粵公網(wǎng)安備44030002007346號
